name: Исследование и разработка комбинационных арифметических схем с уменьшенной задержкой
keyword_list: Арифметико-логическое устройство Устройство с плавающей запятой Количество логических элементов Критическая задержка Параллельно-префиксный сумматор Параллельный сумматор Комбинационные арифметические схемы
abstract: Целью диссертационной работы является исследование и повышение быстродействия сумматора и комбинационных арифметических схем, основанных на нём, за счёт разработки и применения модифицированного параллельно-префиксного сумматора.
  Научная новизна:
  1.	Разработана структура многоразрядного модифицированного  двоичного параллельно-префиксного сумматора, отличающаяся от известных сумматоров высоким быстродействием и меньшим количеством логических элементов.
  2.	Показано, что внедрение разработанного сумматора в реализацию арифметических схем отличается меньшей критической задержкой по сравнению с комбинационными схемами на базе существующих сумматоров, что подтверждается результатами численного моделирования и актами о внедрении.
  3.	Доказано, что применение дерева модифицированного сумматора для разработки альтернативного арифметико-логического устройства (АЛУ), отличается более высоким быстродействием работы (на 53% выше по сравнению с АЛУ с последовательным переносом и на 35,5% по сравнению с АЛУ с ускоренным переносом при работе 64-битными операндами).
  4.	Разработана схема проверки достоверности результатов работы предложенных цифровых операционных устройств при операциях всех возможных значений входных операндов.
  5.	Предложена практическая реализация проверки результатов функционирования предложенных схем на отладочной плате DE-1 при выполнении операций со всеми возможными значениями входных сигналов.
  Теоретическая значимость:
  1.	Доказаны принципы проверки правильности функционирования аппаратных структур сумматора, комбинационных арифметических схем и арифметико-логического устройства при выполнении операций со всеми возможными значениями входных сигналов.
  2.	Изложены идеи о применении модифицированного параллельно-префиксного дерева распространения переноса для проектирования сумматора и других операционных устройств.
  3.	Раскрыта возможность реализации эффективного альтернативного многоразрядного арифметико-логического устройства с применением модифицированного прификса распространения сигнала арифметического переноса.
  4.	Проведена модернизация методики построения многоразрядного параллельного сумматора на структуре модифицированного прификса, которая дополняет аналитическую теорию снижения критической задержки распространения сигнала переноса сумматоров, а также увеличение разрядности в приведённых схемах, которое достигается возможностью наращивания разрядности применяемых комбинационных арифметических схем.
  Практическая значимость:
  1.	Разработаны и внедрены в учебном процессе Института микроприборов и систем управления НИУ МИЭТ и в промышленном процессе разработки контроллера информационного обмена и функционирования системы Прибора ЦВМ-201 в АО НИИ «Субмикрон» методы создания сумматора, а также арифметических схем, методика проектирования многоразрядного альтернативного арифметико-логического устройства (акты внедрения представлены в диссертации).
  2.	Создана система практических рекомендаций в области проектирования арифметико-логических интегральных схем, позволяющих увеличить эффективность работы арифметических операций для новейшей микропроцессорной аппаратуры.
  3.	Представлены методические рекомендации для построения электрических схем операционных узлов, входящих в состав современных микропроцессоров.
chairman_dissertation_council.name: Алексей
chairman_dissertation_council.surname: Переверзев
chairman_dissertation_council.patronymic: Леонидович
chairman_dissertation_council.position: Проректор
chairman_dissertation_council.degree: Доктор технических наук
chairman_dissertation_council.rank: Доцент
chairman_dissertation_council.wos_research_id: C-9418-2017
chairman_dissertation_council.scopus_author_id: 57150587000
chairman_dissertation_council.rinc_id: 211223
chairman_dissertation_council.territory: РОССИЯ
organization_supervisor.name: Владимир
organization_supervisor.surname: Беспалов
organization_supervisor.patronymic: Александрович
organization_supervisor.position: Ректор
organization_supervisor.territory: РОССИЯ
rubrics.code: 50.09.31
rubrics.name: Арифметические и логические устройства
rubrics.code: 50.09.29
rubrics.name: Дискретные и логические элементы
oecds.code: 02.02.IQ
oecds.name: ENGINEERING, ELECTRICAL & ELECTRONIC
oecds.code: 02.02.ES
oecds.name: COMPUTER SCIENCE, HARDWARE & ARCHITECTURE
oecds.code: 01.02.EX
oecds.name: COMPUTER SCIENCE, THEORY & METHODS
speciality_codes.name: Элементы и устройства вычислительной техники и систем управления
speciality_codes.code: 05.13.05
supervisors.fio: Якунин А.Н.
supervisors.scientific_degree: Доктор технических наук
supervisors.speciality_code: Элементы и устройства вычислительной техники и систем управления
supervisors.responsible_type: Научный руководитель
opponents.fio: Аврамчук В.С.
opponents.scientific_degree: Доктор технических наук
opponents.speciality_code: Элементы и устройства вычислительной техники и систем управления
opponents.responsible_type: Оппонент
opponents.fio: Теленков В.В.
opponents.scientific_degree: Кандидат технических наук
opponents.speciality_code: Элементы и устройства вычислительной техники и систем управления
opponents.responsible_type: Оппонент
protection_organization.short_name: НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ "МИЭТ"; НИУ МИЭТ;МИЭТ
protection_organization.name: ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ "МОСКОВСКИЙ ИНСТИТУТ ЭЛЕКТРОННОЙ ТЕХНИКИ"
protection_organization.ogrn: 1027739615584
protection_organization.supervisor_name: ВЛАДИМИР
protection_organization.supervisor_surname: БЕСПАЛОВ
protection_organization.supervisor_patronymic: АЛЕКСАНДРОВИЧ
protection_organization.organization_type: Организация
protection_organization.okogu: Министерство науки и высшего образования Российской Федерации
protection_organization.okopf: Федеральные государственные автономные учреждения
author_organization.short_name: НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ "МИЭТ"; НИУ МИЭТ;МИЭТ
author_organization.name: ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ "МОСКОВСКИЙ ИНСТИТУТ ЭЛЕКТРОННОЙ ТЕХНИКИ"
author_organization.ogrn: 1027739615584
author_organization.supervisor_name: ВЛАДИМИР
author_organization.supervisor_surname: БЕСПАЛОВ
author_organization.supervisor_patronymic: АЛЕКСАНДРОВИЧ
author_organization.organization_type: Организация
author_organization.okogu: Министерство науки и высшего образования Российской Федерации
author_organization.okopf: Федеральные государственные автономные учреждения